⑩ 公 開 特 許 公 報 (A) 昭62-142403

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)6月25日

H 03 F 3/50 H 03 K 17/687 $\begin{array}{r}
6628-5 J \\
Z-7190-5 J
\end{array}$

密査請求 未請求 発明の数 1 (全6頁)

69発明の名称

⑪出 願 人

何代 理 人

ソースホロワ回路

釣特 願 昭60-283783

務

20出 願 昭60(1985)12月17日

⑩発 明 者 三 澤 利 之

諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

砂発明者 松.枝 洋二郎砂発明者 佐藤 尚

諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式

会社 弁理士 最 上

外1名

•

明 細 響

1. 発明の名称 ソースホロワ回路

2. 特許請求の範囲

(1) ソースホロワ助作するMOBPBT(金銭酸化膜半導体電界効果トランシスタ)と負債配流源とも直列接続しているMOBPBTを報流で、前配リースホロワ動作するMOBPBTを報流で、前配型の薄酸型の薄膜トランシスタで、前配以下、ワースが関係であった。では、10 では、10 では、10

負荷抵抗手段の直列接続で形成されたことを特徴とする特許請求範囲第1項配成のソースホロワ回 路。

(3) 前配簿膜業子より成る負荷抵抗手段はMOB 抵抗であることを特徴とする特許消求の範囲第1 項配載のソースホロワ回路。

3. 発明の詳細な説明

[産薬上の利用分野]

本発明は、薄膜トランジスタ(以下、TPTと 略記する。)を用いて構成されたソースホロワ回 路に関する。本発明の利用分野は、ドライバー回 路を内蔵したアクテイプマトリクス液晶パネル、 固体機像装備等が考えられる。

[発明の概要]

本発明は、MOSPETによるソースホロワ回路において、ソースホロワPETをボーの導電型のTPTで、負荷電流版を第二の導電型のTPTで形成し、腰負荷電流版を成すTPTのゲートを可変パイアス回路に接続することによつて、TPT

- 2 -

ソースホロワ動作するTPTと薄膜素子より成る

が有する非線形な特性を補償し理想的なソースホロワ回路を実現するものである。

〔従来の技術〕

MOSFETを用いた従来のソースホロワ回路
は、第5図に示す様に単結晶MOSFET103
と定電飛頭104とから成つていた。MOSFET
によるソースホロワ回路は、従来、文献「A
Liquid Crystal TV Display Panel with
Drivers"(T. Yamasaki et al.SID'82
DIGEST pp.48-49) に示さる様に、ドライ
バー回路を内蔵したアクテイプマトリクス液晶デ
イスプレイ等に利用されていた。

(発明が解決しようとする問題点)

しかしながら、ソースホロワ回路をドライバー 内蔵アクテイブマトリクスパネルに応用しようと した場合、従来の技術に述べた様な単結晶シリコ ンMOSFBTを用いることはパネルの表示品質 の上で問題が多い。 その做大の増由は、単結晶シ リコン基板に形成されたアクテイブマトリクスパ ネルは不透明であるため、背後から光を照射する

- 3 -

以上の様な差があるため、ソースホロワ回路の性能にも差が現われ、TFTによるソースホロワ回路は単結晶MOBFBTによるソースホロワに比べて次の点で劣る。

- (1) 入力信号に対する出力信号のレベルシフト 量が大きい。
- (2) 入力信号と出力信号の間のリニアリテイが乏しい。

本発明は、以上の様な、シリコン海峡TPTに よるソースホロワ回路に特有の問題点を解決し、 高性能なソースホロワ回路を提供することを目的 とする。

[問題点を解決するための手段]

本発明のソースホロワ回路は、第一の導電型のソースホロワ動作するTPTと負荷電流源を成す第二の導電型のTPTとを直列接続して成り、酸第二の導電型のTPTのゲートに薄膜素子によつて構成された可変パイアス回路を接続して成ることを特徴とする。

以上の様を表示上の埋由から、ソースホロワ回 路を透明な絶縁基板上にTFTで形成する必要が 生ずる。

ところで、シリコン博展(例をピアモルフアスシリコン、多結晶シリコン)によるTPTの特性 は単結晶シリコンMOSPBTのそれに比べて劣 つており、次の様な特徴を有する。

- (1) 調値電圧が高く、キャリア移動度が低い。 従つてオン電流が低い。
- (2) 飽和領域における定成磁性に乏しい。また ゲート選圧に対するドレイン選続のリニアリ テイに欠ける。
- (3) オフ電旅が大きい。

シリコン薄膜によるTFTの特性カーブを単結晶シリコンMOSPETのそれと対比して第6図に示す。同図(a)の114及び同図(c)がTFTの特性、同図(a)の115及び同図(b)が単結晶シリコンMOSPETの特性である。単体トランジスタの特性に

- 4 -

[作用]

本発明の上記の構成によれば、前記負荷電流源の両端に加わる電圧の大小に応じた電圧が該負荷 電流源を成す第二の導電型のTPTのゲートに供 給される様に前記可変バイアス国路が動作する。 この結果、ソースホロワ動作する第二の極性の TPTのゲート・ソース間電圧が常に一定に保た れ、ソースホロワ回路のリニアリティが得られる。

〔與施例〕

第5図に示すソースホロワ回路をTFTで構成すると前述の様な欠点が現われることを、説明する。まず、第5図のソースホロワ回路を単結晶MOBFETで形成した場合について述べる。107は正電源・108は負電膜である。MOBFET103は第6図(0)の109に示すや性を持ち、定電流源104は第6図(0)の110に示すや性を持つ。液晶パネルの様な容別は負債を駆動する場合、入力電圧(即ち負電源108からみた入力端子105の地圧)に全く依存せずに定電流源104の電流値のみでTFT

103のゲート・ソース間選圧 ♥000が足まり、その結果出力選圧 ♥0 (即ち負選級 108 からみた出力選子 106の選圧) は入力選圧 ♥ I に対して ♥080だけレベルシフトされた選圧に定まる。即ち、次式が成り立つ。

▼ 0 = ▼ I + Vese (1)

一方、第 5 図のソースホロワ回路において、容量性負荷を駆動する場合、 M 0 8 P B T 1 0 3 を T P T 1 0 3 を T P T 1 0 3 は第 6 図 (c)の川に示すトランジスタ特性を持ち、 定電流源 1 0 4 は何図 (c)の 1 1 2 に示す特性を持つ。 このとき、 T P T 1 0 3 の動作点即ちゲート・ソース間電圧 Ves は、ソースホロワ回路の入力電圧 V I に依存して定まり、 V I が小さいは Ves = Ves, ・ V I が大きい時 Vas = Ves, ・ V I が大きい時 Vas = Ves, ・ となる。 ただし、 Ves, > Ves, 。 従つて、 ソースホロワ回路の入力電圧 V I と出力電圧 V O の関係は次の様にな

V I が小さいとき、V O = V I + Vos, (2).
V I が大きいとき、V O = V I + Vos。 (3)

-7-

1 は薄膜素子(TBT・薄膜抵抗等)より成る可変パイアス回路、2 はN型TBT、3 はP型TBT、4 はソースホロワ回路の入力端子、5 は出力端子、6 は正の電源、7 は負の電源である。第1 図(b) において、8 は薄膜素子より成る可変パイアス回路、9 はN型TBT、1 0 はP型TBT、1 1 はソースホロワ回路の入力端子、1 2 は出力端子、1 3 は正電源、1 4 は負電源である。

第2図・第3図・第4図は、TFT(例えば、TモルフアスシリコンTFT、多結晶シリコンTFT等)を用いたソースホロワ回路の具体的構成の例を示した図である。以下、第一の導電型のTFTとしてP型TFTを、第二の導電型のTFTとしてP型TFTを用いた場合、即ち第1図(a)に該当する場合について説明するが、P型とN型、正電源と負電源をそれぞれ置き換えた構成も第1図(b)に該当するものであり本発明に含まれる。

第2図に本発明の第1の実施例を示す。同図に おいて、21は薄膜抵抗、22はソースホロワ動 作するP型TFTであり、これらによつて可変パ — 股 KC

A 0 = A I + A 0 a

(4)

ただし、VosはVIの関数。

式(1)と式(2)を図示すると第7図の様になる。同図において、113はV0=VIの特性を、114は式(1)の特性を、115は式(4)の特性を示したものである。

本発明は、第7回の115に示される様な、
TPTによるソースホロワ回路の非線型性を回路。
的な工夫で補償し、同図114の様な入出力特性
を持つたソースホロワ回路を母ようというものである。

以下、図面を用いて本発明の実施剤を静淵に説明する。

第1図に本発明のソースホロワ回路のプロツク図を示す。同図は本発明の基本的な考え方を示したものである。同図のは第一の導电型のTPTとしてN型TPT、第二の導电型のTPTとしてN型TPTを用いた例であり、同図(1)はその逆の型のTPTを用いた例である。第1図(a)において、

- 8 -

イアス回路が形成される。また、23は負荷電流 源を成すド型エアエ、24はソースホロワ動作するア型エアエ、27は正電源、28は負電源、 25は26はそれぞれソースホロワ回路の入力端 子、出力端子である。

第3図に本発明の第2の実施例を示す。何図において、31は負荷抵抗を成すと型TPT、32はソースホロワ動作するP型TPTであり、これらによつて可変バイアス回路が形成される。また、33は負荷電流原を成すと型TPT、34はソースホロワ動作するP型TPT、35.56はそれぞれソースホロワ回路の入力端子及び出力端子、39は可変バイアス回路の出力、37は正電源、38は負電源である。

第4図に本発明の第3の実施例を示す。同図において、41は負荷抵抗を成すデブレッションN型TPT、42はソースホロワを成すP型TPTであり、これらによつて可変パイアス回路が形成される。また、43は負荷電硫線を成すN型TPT、44はソースホロワを成すP型TPT、45,46

はそれぞれソースホロワ回路の入力端子及び出力 端子、49は可変パイアス回路の出力、47は正 電源、48は負電源である。

次に、 第 2 図に基づいて本発明のソースホロワ 回路の動作を説明する。同図において、海膜抵抗 21とP型TPT22より成る可変パイアス回路 はソースホロワ動作し、入力電圧▼Ⅰ(負電源 28からみた入力端子25の電圧)に対して餌8 図に示すよう左進圧▼0′が節点29に現われる。 この結果、負荷電流版を成すN型TPT23を流 れる電流は♥0′に依存して足まり、♥0′が大きい ほど大きく小さいほど小さくなる。第9凶化、ソ ススホロワT F T 2 4 のトランジスタ特性と負荷 電流源23の電流値変化とを重ねて示す。第9図 よりわかる様に、第2凶のソースホロワ回路によ つて、例えば液晶パネルの様な容量性負荷を駆動 する場合、入力電圧VIに依存してTFT103 のゲート・ソース 萬圧 Vos が定まるという従来の ソースホロワ回路の欠点が補償され、可変パイア ス回路の動きによつてTPT24のゲート・ソー

-11-

得が1)のソースホロワ回路がTFTによつて構成可能となる。前紀可変バイアス回路をTFTや薄膜抵抗等の構膜案子で構成することによつて、特別な製造プロセスを追加すること無しにアクテイプマトリックス液晶パネル等に応用することが出来る。

本発明をアクテイブマトリックスパネル特化ドライバーを内成したアクテイブマトリックスパネルに応用すると次の様な効果が得られる。 TFT によつて構成された薄膜のラインメモリと組み合わせることによつて、1 連査般分の表示データを同時に画案に書き込むいわゆる級順次駆動が可能となり、その結果液晶パネルの表示品質が同上する。

その他、TPTによる固体機像装置等への応用 も可能である。

4. 図面の簡単な説明

第1図(a),(b)は、本発明の基本的な構成示すプロック図。

ス間電圧は低度一定の電圧 Vos = Voso に足まる。 この結果、第 2 図のソースホロワ回路の入出力特性は、第 7 図 1 1 4 に示される様なリニアを特性 となる。

第3 図及び第4 図は、負荷抵抗として第2 図の 薄膜抵抗21の変わりにN型TFT31又はデブレッション型P型TFT41を用いたものであり その動作は第2 図のソースホロワ回路と同様である。

第10 対は、本発明のソースホロワの断面構造を示したものである。同図において、51 は絶縁基板、52 は第1 のシリコン薄膜、53 はゲート酸化膜、54 は第2 のシリコン薄膜、55 は帰間絶縁膜、56 は配線層であり、以上より、P型TPT57とN型TPT58 が形成されている。

〔発明の効果〕

以上述べた様に本発明によれば、可変バイアス 回路の出力をソースホロワ回路の負荷電流源TFT のゲートに接続することにより、入出力電圧の関係がリニアでかつ入出力最福の比が1(即ち、利

- 12-

第2 図は、本発明の第一の実施例を示す構成図。 第3 図は、本発明の第二の実施例を示す構成図。 第4 図は、本発明の第三の実施例を示す構成図。 第5 図は、従来例を説明するための回路図。

第6図(a),(b),(c)は、TFT並びに単結晶MOS FETの特性を説明するための特性図。

第7図は、従来のソースホロワ回路及び本発明 のソースホロワ回路の入出力電圧の関係を説明す るための特性図。

第8図は、本発明に用いられる可変パイアス回 略の特件関。


第9図は、本発明のソースホロワ回路の動作を 説明するための特性図。


第10図は、本発明のソースホロワ回路の断面 図の一部を示した断面図。

以上

出願人 セイコーエブソン株式会社 代理人 弁理士 墩 上 務 他1名









ソースホロワ 回路へ 構成図

第 3 図




ソースホロワ回路 Λ 構成図

第 4 図




スポロワ回路の国


第 5 図



TFT並びに単純晶 MOS FET n 特社 図


第 6 図 (a)






Vos … ドルン・ソース間電丘 Vas … ゲート・ソース間電丘 Ios … ドレイン電流

TFTa特性图 第6図(c)




Vas …ドリンソ-ス間電圧 Ips …ドリン電池 Vas …ゲート・ソース間電圧 //4 …負荷電池源の電池


負荷電流源とソースポロワTFTA 特性図 第 9 図



ソ-スホロワ回路の入出力特性図 第 7 図



可変パイアス国路の入出力特性図 第 8 図



リースホロワ 回路へ断面図

第10図